台積米玉傑看半導體產業:最好的日子尚未到來

台積電共同營運長米玉傑指出,半導體產業最好的日子尚未到來,並認為AI將全方面改變人類生活。圖/本報資料照片
台積電共同營運長米玉傑指出,半導體產業最好的日子尚未到來,並認為AI將全方面改變人類生活。圖/本報資料照片

2025年生成式AI邁入起飛年,台積電執行副總經理暨共同營運長米玉傑指出,業界最好的日子尚未到來,AI將全方面改變人類生活,技術創新為半導體行業帶來最新的突破。他除了親自揭示2奈米、3D Fabric之外,更展示繼GAAFET(多閘極電晶體)架構之後的CFET(互補式場效電晶體)最新進展,其中台積電已經做出首個能運作的CFET結構,持續推進埃米世代新技術。

IEDM 2024(第70屆國際電子元件年會)如火如荼舉辦中,台積電作為技術領先公司,由米玉傑代表出席,並發表「半導體行業展望和新技術前沿」主題演講。米玉傑表示,透過半導體技術持續創新,AI將改變人類生活的方方面面。半導體強調產業合作的必要性,他相信,合作將推動技術和平台整合創新,以滿足未來幾十年對節能、數據密集運算之需求。

延續設計技術協同優化(DTCO)傳統,台積電在N3 FinFLEX、N2 NanoFLEX和A16之晶背供電解決方案都有台廠供應鏈參與其中。供應鏈透露,DTCO可以協助客戶縮短晶片設計到投片的前置時間,因為IP相關業者於開發初期便與護國神山合作、投注資源開發,如M31、力旺等矽智財大廠,另外設備、耗材業者家登、天虹、中砂等公司也能在明年2奈米放量奪得先機。

台積電2奈米首度導入GAAFET技術,解決FinFET(鰭式場效電晶體)功耗瓶頸發揮重要作用。透過全新電晶體架構設計,GAAFET有效降低電晶體的開關損耗,同時保持高性能表現。

針對未來1奈米以下的製程極限,台積電已展開CFET(Complementary FET)元件的研發計畫,透過垂直堆疊通道結構實現更高的晶片密度與效能,台積電於IEDM 2024曝光CFET架構,達到Gate Pitch(電晶體閘極長度)為48nm的實際結構。

相關供應鏈透露,目前在AI/HPC之邏輯晶片多為系統單晶片(SoC),未來SoC可能會被系統整合單晶片(SoIC)取代,而附屬功能就不需要用到2奈米或以下的高階製程,以Chiplet(小晶片)、先進封裝方式達成;未來半導體技術難度愈來愈高,成長動能主要會來自結構複雜化。

更多工商時報報導
大眾控AR HUD 進攻電動車
陸房地產風暴 襲向鋼鐵、水泥
徐秀蘭:能源政策明確 就能拚出產業需要的電