《半導體》力積電3D晶圓堆疊、2.5D中介層 獲國際大廠採用

【時報記者林資傑台北報導】晶圓代工廠力積電(6770)宣布Logic-DRAM多層晶圓堆疊技術獲超微（AMD）等大廠採用，開發高頻寬、高容量、低功耗的3D AI晶片，而公司推出的高密度電容整合被動元件（IPD）2.5D中介層（Interposer）亦通過國際大廠認證，將在銅鑼新廠導入量產。

高頻寬記憶體（HBM）目前嚴重供不應求，力積電對此發表3D晶圓堆疊的Logic-DRAM晶片製程技術，以此創新製程生產的3D AI晶片，應用在人工智慧推論（AI Inference）系統，展現出資料傳輸頻寬為傳統AI晶片10倍、功耗僅7分之1的優異效能。

力積電透露，公司同時掌握記憶體及邏輯2大製程平台，近年領先全球大力研發的3D晶圓堆疊Logic-DRAM晶片製程技術，目前已和美商超微（AMD）、日本繪圖晶片（GPU）晶片設計業者及多家國際系統大廠聯手採用。

力積電表示，藉由公司Logic-DRAM多層晶圓堆疊技術，與一線晶圓代工大廠先進邏輯製程合作開發新型3D AI晶片，發揮3D晶圓堆疊優勢，為商機龐大的大型語言模型人工智慧（LLM AI）應用市場及方興未艾的AI PC新需求，提供高性價比的創新解決方案。

力積電指出，透過合作夥伴愛普設計客製化DRAM晶片，配合公司Logic-DRAM多層晶圓堆疊技術，相較與現有採用HBM的2.5D AI晶片架構，新款3D AI晶片能在相同單位面積提供高達100倍傳輸頻寬及龐大記憶體容量，對LLM AI應用及AI PC市場深具吸引力。

此外，為支援GPU與HBM2E、HBM3高頻寬記憶體的傳輸，力積電根據客戶需求開發的2.5D中介層搭配高密度電容整合被動元件（IPD）產品，亦已通過國際大廠認證，目前正積極於銅鑼新廠布建產線，以因應客戶需求加速導入量產。