《科技》矽品多項扇出型封裝技術 產學合作釋放運算晶片強大算力

【時報記者葉時安台北報導】扇出型封裝技術(Fan-out)現已成為未來5G、先進封裝發展之重要趨勢，日月光投控(3711)旗下半導體封測廠矽品精密搶占先機即早掌握關鍵技術，並與國內7大名校產學聯盟攜手並進，持續穩步研發與深化技術，於超級電腦領域獲得更強大高速運算之重要成果，讓優秀科技學子於先進封裝技術發展歷程貢獻一己之力，亦真正落實產學合作人才培育之意涵。

專業委外封測代工(OSAT)大廠矽品精密(SPIL)表示，長久以來累積的先進封裝實力，在近年開花結果，獲得多數客戶的讚賞與肯定。矽品從早期單晶片扇出型封裝(Fan-Out Single Die, FO-SD)，進展到多樣扇出型解決方案，目前整個系列包含FO-PoP(Package-on-Package)、FO-MCM(Multi-Chip-Module)、FO-EB(Embedded Bridge)、FO-SiP(System-in-Package)等，這些先進封裝技術可應用在旗艦級手機處理器、高速網路交換晶片與AI人工智慧處理器及穿戴裝置等不同產品領域上，讓晶片發揮更強大的系統整合效能。

矽品研發中心資深副總曾維楨指出，依據產品應用需求所開發出來的晶粒整合技術，不但提供了不同晶粒水平方向的互聯，也往垂直方向延伸，開展出多層的堆疊架構。Fan-Out的技術主要在於重佈線層(RDL)與通孔串接的能力，最終還要透過材料特性的搭配和高精度製程才能完成。矽品自2021年起攜手7所大專院校，中央大學、成功大學、逢甲大學、暨南大學、東海大學、台灣大學、交通大學等校，完成多項半導體技術合作，透過深入的技術理論基礎研究，提供產品設計參考依據，例如透過AI模型建立及智慧機台導入，除了能提供力學及電性更精準且有效率的性能預測、各製程參數資料庫分析、多種金屬介面接合反應的微結構探討，亦能提供失效機制分析及後續結構設計修正。

矽品一直著重精準的事前風險分析，透過模擬、設計、技術整合加上製程管制，以達到穩定的量產品質。因應未來3D封裝趨勢，矽品下一世代Fan-Out技術，將以FO-EB-T(TSV)平台整合3D堆疊和微細線路設計，以幫助客戶完成未來人工智能(AI)、高效能運算晶片(HPC)對先進封裝的需求，並透過產學合作，不僅契合半導體產業需求，亦真正幫助學子快速縮短學用差距，穩步厚植職場競爭力。