《半導體》智原攜手聯電55奈米製程,搶物聯網

【時報-台北電】晶圓代工二哥聯電 (2303) 與轉投資的特殊應用晶片(ASIC)暨矽智財廠智原 (3035) ,共同發表智原基於聯電55奈米超低功耗製程(55ULP)的PowerSlash基礎IP方案。智原表示,PowerSlash與聯電製程技術相互結合設計,為超低功耗的無線應用需求技術進行優化,滿足無線物聯網產品的電池長期壽命需求。

智原行銷暨投資副總于德洵表示,物聯網應用建構過程中,效能往往受制於低功耗技術。而今透過聯電55奈米超低功耗技術以及智原PowerSlash IP的加速模式(Turbo Mode)功能,為物聯網應用環境帶來重要的解決方案,除了省電更提供絕佳的效能。再次,聯電和智原共同締造了成功的晶片服務技術。

智原PowerSlash IP包含多重臨界電壓元件庫、記憶體編譯器和電源管理元件,能夠充分利用聯電55ULP的優勢,在0.81V至1.32V廣域電壓下運作。此外,新的加速模式功能可以有效調升性能曲線,幫助微控制器(MCU)核心於達到2倍效能,在相同額定時脈下減少約40%的動態功耗。

聯電矽智財研發暨設計支援處資深處長莫亞楠表示,物聯網晶片設計業者對於有效的節能解決方案有高度的需求。聯電擁有晶圓代工業界中最健全的物聯網專屬55奈米技術平台,結合完整的矽智財方案,可以支援物聯網產品的不間斷低功耗要求。藉由智原在聯電55ULP平台上發表的PowerSlash IP,能夠讓客戶使用完善的製程平台,協助提供物聯網產品的獨特需求。

不過,受到客戶進行庫存調整影響,智原日前公告9月營收月減16.3%至4.69億元,表現低於市場預期。第三季合併營收15.39億元,也比第二季衰退15.2%,但符合先前法說會中營收較上季衰退14∼18%的預期。(新聞來源:工商時報─涂志豪╱新竹報導)