CoWoS與Chiplet高階封裝成新主流，穎崴談半導體測試介面機會與挑戰

【財訊快報／記者李純君報導】AI趨勢下，CoWoS與Chiplet高階封裝逐步成為新主流，然卻替測試介面產業帶來新挑戰，如何因應，半導體測試介面廠商穎崴(6515)在本次的Semicon Taiwan2023的半導體測試介面趨勢論壇(Advancement in Semiconductor Test Interface Symposium)中，進行頗析與分享。生成式AI為半導體開啟新賽道、高頻高速、大封裝高腳數、大功率的時代來臨！且7日的半導體測試介面趨勢論壇中，更由穎崴研發主管孫家彬及陳南誠針對AI、HPC與Automotive半導體測試介面發展趨勢及CoWoS、Chiplet高階封裝帶來測試介面的機會與挑戰發表演說。

針對CoWoS與Chiplet高階封裝帶來測試介面的機會與挑戰，陳南誠表示，隨著半導體行業的不斷發展和演進，新一代的Chiplet的晶片技術和先進封裝技術CoWos(Chip-on-Wafer-on-Substrate)成為了衆人矚目的焦點。特別是CoWoS技術的崛起和成熟，使得其成為了實現Chiplet所需要的高階封裝的熱門選擇，這也使得測試界面廠商正面臨了特定的挑戰，迫切需要尋找創新的測試解決方案。

陳南誠進一步提到，由於CoWos是多顆的chiplet整合封裝而成，需要更好的測試結局方案，以確保其可靠性和電氣性能，進而提升其最終的封裝良率。這樣的需求對測試介面提出了一系列新的挑戰，包括：高速訊號的訊號完整性保證、高引腳數帶來的裸晶片上凸塊/焊墊的極小間距的測試方案、大功耗和大電流、以及更好地適配各個裸晶片之間的IO界面的測試需求…等。

他也坦言，現今的測試界面供應商卻仍是專注在傳統的精密機械設計和相關的製造技術，而且技術的進步相對緩慢，相關的材料和物理極限也對測試界面的設計提出了限制。再者，傳統的測試解決方案已變得單調，不再足夠應對日新月異的半導體製程和先進封裝發展帶來的測試需求。

陳南誠表示，目前在晶圓測試上有兩個主流的方案值得關注，即Cobra和MEMS。Cobra是傳統的晶圓測試技術，已經被廣泛應用。然而，隨著芯片設計的演進，特別是對高速訊號的需求增加，傳統的Cobra技術已經面臨一些限制。另一方面，MEMS技術代表了一種新的方向，具有許多優勢，可以提供更好的高速訊號的訊號完整性，更適合CoWos這種高引腳數和極小凸塊/焊墊間距的裸晶片測試，並且能夠實現較小的測試施力。此外MEMS技術更容易實現混合針設計，以應對大電流引腳和一般信號引腳的不同需求，使其成為未來測試的有力選擇。

穎崴官方也補充，公司已經成功將傳統的Cobra技術與現代MEMS技術相結合，提供客戶先進封裝CoWoS上CP的測試完整解決方案，可供應客戶在CoWoS和Chiplet技術發展的測試需求。

附帶一提的是，穎崴公布8月自結合併營收3.42億元，月增29.48%、但年減32.45%，累計前8月合併營收26.31億元，較去年同期27.88億元減少5.62%。

另外，因應半導體產業大舉往馬來西亞等地設廠，穎崴也將評估是否前進設廠，預計2024年可有答案。至於本次半導體展中，頗受關注的矽光子晶片共同封裝光學元件(CPO)，穎崴董事長王嘉煌透露，相關應用以伺服器等高速運算為主，穎崴多年前已完成相關測試介面，有多家客戶詢問。