聯電與Cadence共同開發認證毫米波參考流程達成一次完成矽晶設計

【財訊快報／記者李純君報導】晶圓代工大廠聯電(2303)與全球電子設計創新大廠益華電腦(Cadence Design Systems, Inc.)，於今(30)日宣布，雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計廠商聚睿電子(Gear Radio Electronics)，在聯電28HPC+製程技術以及Cadence射頻(RF)解決方案的架構下，達成低噪音放大器(LNA)IC一次完成矽晶設計(first-pass silicon success)。 經驗證的聯電28HPC+解決方案，非常適合生產應用於高速毫米波設備的晶片，並支援高達110GHz的電路設計應用，例如聚睿的低噪音放大器設計，可提供精確的矽製程模型。Cadence Virtuoso RF解決方案結合了多個電磁(EM)求解器，使聚睿能夠獲得精確的矽製程結果。更具體地說，聚睿使用了業界黃金標準的電磁模擬器—Cadence EMX Planar 3D Solver電磁模擬工具，為CMOS設計建立精準電磁模型，大幅度減少了從電路佈局設計到佈局後模擬驗證所需的設計周期。

與過往的設計流程相較，聚睿更快地實現了一次完成矽晶設計並擁有精確的矽製程設計成果。當聚睿將模擬結果與其60GHz低噪音放大器的矽製程測量值進行比較時，發現其正向穿透係數(S21，即正向增益)在峰值頻率、峰值和雜訊指數(NF)等指標誤差皆僅落在中段個位數百分比範圍內。

Cadence多物理系統分析研發副總裁顧鑫(Ben Gu)表示：「我們與聯電密切合作推出經認證的毫米波流程，協助聚睿實現了設計成果，此設計流程包括Virtuoso RF解決方案，尤其是EMX 3D Planar Solver電磁模擬解決方案更是取得了非凡成果。這是多方合作下首次通過矽認證的電路設計，期待共同開展更多項目，並協助其設計成功。」

聚睿執行長郭秉捷(BJ Kuo)表示：「EMX的電磁模型模擬，結合Cadence Quantus萃取解決方案的寄生參數萃取資訊，共同整合在Virtuoso RF解決方案的單一環境中，使佈局後模擬更有效率。此外，晶片數據更驗證了聯電的毫米波模型和Cadence 射頻解決方案的準確性。」

聯電元件技術開發及設計支援副總鄭子銘(Osbert Cheng)表示：「藉由聚睿等客戶的成功案例可看出，我們與Cadence共同開發的全面毫米波參考流程，讓RF設計變得更快、更容易。與Cadence的合作成功使聚睿設計出準確又創新的LNA，成就聚睿的晶片效能，期待未來我們的mmWave製程平台能為客戶創造更多的成功案例。」