《半導體》智原推系統級靜電防制服務，搶占ASIC市場

【時報-台北電】IC設計服務廠智原 （3035） 推出系統級靜電防制服務及Low DPPM通用解決方案，搶攻特殊應用晶片（ASIC）龐大市場。智原已成功於工廠自動化等ASIC專案採用系統級靜電防制，滿足客戶的系統級靜電放電（System-level ESD）規格需求，同時推出Low-DPPM通用解決方案支援各種應用領域ASIC晶片，採用更經濟省時而非車規的作法達到低故障失效率的量產。

智原推出系統級靜電防制服務。目前智原已成功於工廠自動化等ASIC專案採用該方案，滿足客戶的系統級靜電放電（System-level ESD）規格需求，進而加快客戶量產時程。

由於智原深耕晶片、封裝、電路板的協同設計（Chip-package-PCB co-design），在電路板布局設計上，可額外提供客戶系統級靜電設計指引文件，以避免潛在的設計弱點；同時可進行必要的系統級訊號雜訊電性分析，以判定最佳的設計方案。此外，智原設置的可靠度實驗室亦可提供「一站式系統級靜電放電測試服務」，滿足客戶系統級靜電相關評估與測試的需求。

智原科技營運副總經理王志恆表示，有別於業界一般只提供晶片層級ESD服務，智原新增的系統級靜電防制服務方案可進一步協助客戶排除系統級靜電問題，達到順利量產的目的。我們藉由創新的ASIC專業能力，持續與客戶合作，並為日益增長的品質需求不斷地提供最有效率的解決方法，有利於客戶搶占市場先機。

智原也推出Low-DPPM通用解決方案，支援各種應用領域ASIC晶片採用更經濟省時而非車規的作法下，達到低故障失效率的量產品質與高可靠度的規格需求。

智原除了已有符合汽車電子協會AEC車規的Zero-DPPM解決方案，也藉此經驗提供客戶適用於非車用領域的Low-DPPM通用解決方案。該服務在產品規格確認初期，即針對低DPPM目標需求建構涵蓋設計、製造及測試的方案。其測試方案依據測試與檢視模型，確保晶片在各階段流程通過嚴謹的測試條件；最後並導入多項分析與診斷方法，例如利用加壓篩選出早夭的缺陷品，協助客戶實現量產品的低故障失效率目標。

王志恆表示，智原的Low-DPPM通用解決方案已通過量產驗證，成功為客戶在多項工業領域與消費領域ASIC產品上，以更經濟有效的方式達到低DPPM的需求。我們擁有超過26年的ASIC晶片設計服務經驗，並持續優化從設計、整合、製造到測試端的品質管理，以提供客戶領先業界的高品質及高可靠度解決方案。（新聞來源：工商即時 涂志豪）