英特爾追趕中!4奈米技術細節出爐 盼打好基礎拚「2025製程領先」

·Yahoo財經特派記者

繼台積電(2330)年度技術論壇大秀2奈米及支援3奈米的FINFLEX技術,三星6月底也稱3奈米已量產,較5奈米製程功耗少45%、效能提升23%,晶片面積小16%。英特爾(Intel)積極追趕,今(4)日宣布Intel 4製程技術採EUV,相較Intel 7,在相同功耗提升20%以上效能,高效能元件庫(library cell)密度則是2倍。

英特爾宣布Intel 4製程技術相較Intel 7,在相同功耗提升20%以上效能,高效能元件庫(library cell)密度則是2倍。
英特爾宣布Intel 4製程技術相較Intel 7,在相同功耗提升20%以上效能,高效能元件庫(library cell)密度則是2倍。圖/英特爾提供

英特爾近期於美國檀香山舉行年度VLSI國際研討會,公布Intel 4製程技術細節。英特爾表示,這項製程技術達成兩項關鍵目標:滿足開發中產品需求,包括PC客戶端的Meteor Lake,並推進先進技術和製程模組,帶領英特爾2025年重回製程領先地位。

過去4年來Intel 4如何達成這些效能數據?英特爾介紹,Intel 4於鰭片間距、接點間距以及低層金屬間距等關鍵尺寸(Critical Dimension),持續朝向微縮的方向前行,並同時導入設計技術偕同最佳化,縮小單一元件尺寸。透過FinFET材料與結構上的改良提升效能,Intel 4單一N型半導體或是P型半導體,其鰭片數量從Intel 7高效能元件庫的4片降低至3片。綜合相關技術大幅增加邏輯元件密度,並縮減路徑延遲和降低功耗。

英特爾還說明,Intel 7已導入自對準四重成像技術(SAQP)和主動元件閘極上接點(COAG)技術來提升邏輯密度。前者透過單次微影和兩次沉積、蝕刻步驟,將晶圓上的微影圖案縮小4倍,且沒有多次微影層疊對準的問題;後者則是將閘極接點直接設在閘極上方,而非傳統設在閘極的一側,進而提升元件密度。

此外,Intel 4更進一步加入網格布線方案(gridded layout scheme),簡單化並規律化電路布線,提升效能同時改善生產良率。

而隨著製程微縮,電晶體上方金屬導線、接點也隨之縮小;導線電阻和線路直徑呈現反比。英特爾表示,其Intel 4採用新的金屬配方強化銅(EnhancedCu),以銅做為導線、接點的主體,取代Intel 7所使用的鈷,外層再使用鈷、鉭包覆;此配方兼具銅的低電阻特性,並降低自由電子移動時撞擊原子使其移位,進而讓電路失效的電遷移(electromigration)現象,為Intel 3和未來的製程打下基礎。

英特爾也透露不僅在現有解決方案中的最關鍵層使用EUV,且在Intel 4較高互連層中使用EUV,大幅度減少光罩數量和製程步驟。還同步替未來製程節點建立技術領先地位及設備產能,英特爾強調,將在這些製程更廣泛地使用EUV,並導入全球第一款量產型高數值孔徑(High-NA)EUV系統。

台積電、三星、英特爾近期密集揭露先進製程進展,三星搶在上半年最後一天宣布量產3奈米,而台積電第一季法說時也宣告3奈米下半年量產,並在上月中技術論壇透露2奈米技術與支援3奈米FINFLEX技術。3奈米製程節點亞洲兩家公司進入短兵相接,而英特爾雖公布4奈米使用EUV,並為3奈米以下製程打下基礎,更宣布將導入全球第一款量產型高數值孔徑(High-NA)EUV系統。下半年後晶圓製造三巨頭將逐漸進入良率與大量量產能力驟死賽。(審充:葉憶如)

延伸閱讀

台積電「跌跌不休」 陸行之:投資人該擔心成長目標是否下修等4大問題

台積電3D先進封裝技術再跨一步 日本3DIC研發中心今啟用

台積電技術論壇大秀2奈米、FINFLEX技術

  • Yahoo財經特派記者 呂俊儀:資深財經媒體工作者,曾任採訪團隊主管,專訪過長榮集團創辦人張榮發、鴻海創辦人郭台銘,也歷經台積電創辦人張忠謀退休記者會等大事件,堅持產出最專業、富有洞見的新聞。

  • Yahoo股市App下載:即時看盤、到價通知、最新盤勢與財經新聞一把抓!