群聯導入新思科技新解決方案 加速晶片設計週期

EDA廠新思科技宣布其簽核工程變更指令(engineering change order,ECO)解決方案Tweaker ECO,有效協助NAND控制晶片及儲存解決方案廠群聯電子(8299)實現無可比擬的設計到簽核(design-to-signoff)運算能力,並加速其新世代大型設計的設計周轉時間(turnaround time)。

這項突破性技術讓群聯電子將晶片設計週期的ECO迭代(iteration)減少50%,並將ECO周轉時間縮短三倍,使其設計團隊針對大型設計容量保有設計的靈活性,同時在人工智慧、資料中心、汽車、超連結(hyper-connectivity)、運算、工業和消費等設計應用上,也達到優異的功耗、效能和面積(PPA)優化目標。

隨著晶片設計的尺寸和複雜性不斷增加,傳統ECO工具面臨更多提升運算能力、增加機器儲存和記憶體容量的需求。使用層階設計(hierarchical design)等典型ECO策略與工具的公司,常常無法將大型設計所需的記憶體、儲存空間和執行時間(runtime)降至最低,因而影響到設計的生產力。

而透過最新的Gigachip Hierarchical技術,Tweaker ECO能大幅縮短周轉時間並減少數百gigabytes的記憶體,同時帶來可預測的設計收斂以及更少的ECO迭代,卻不會影響準確性。

具備Gigachip Hierarchical的ECO技術提供了可預測的層階收斂(hierarchical convergence),經優化後能在單一機器上同時執行超過1億個執行個體(instance)的設計和數百個情境(scenario),相較於傳統的ECO流程,該技術能大幅降低所需的硬體資源。

更多中時新聞網報導
巴菲特狂押1檔後 謝金河驚人預測台股這4支要翻身了
1分鐘讀財經》張國煒拿下立榮後 長榮航誰吃下?還有未爆彈
振興券使用最後倒數 燦坤五倍券晚鳥優惠