《半導體》小晶片爆商機 創意大單在握

·2 分鐘 (閱讀時間)

【時報-台北電】為了提升人工智慧(AI)及高效能運算(HPC)運算效能,小晶片(chiplet)的異質晶片設計已成為半導體市場新顯學。隨著AI及HPC處理器全面導入小晶片設計,同步引爆3D先進封裝龐大商機,IC設計服務廠創意(3443)與台積電(2330)合作,陸續完成CoWoS及SoIC等台積電3DFabric先進封裝平台認證及設計案開展,已掌握網路巨擘及系統大廠委託設計(NRE)訂單。

創意7月合併營收月增1.6%達12.24億元,年增30.8%,累計前七個月合併營收78.37億元,年增11.4%。展望下半年,創意認為NRE接案及特殊應用晶片(ASIC)量產業務皆優於原先預期,第三季營收將季增個位數百分比,毛利率及營益率可望優於第二季。

創意積極爭取AI及HPC處理器的NRE開案,而小晶片設計成為市場新顯學,大幅縮減AI及HPC處理器由設計到量產的前置時間,應用已由過去幾年集中在資料中心的雲端運算,向中下游開展到物聯網及車聯網等邊緣運算。不過,小晶片的設計需要透過3D封裝製程整合異質晶片及矽智財,創意採用先進的7奈米或5奈米製程投片,同步搭配台積電CoWoS或SoIC等先進封裝技術,成功爭取到國際大廠訂單。

創意針對AI及HPC、高速網路等處理器推出CoWoS平台方案,包括全球首款傳輸速率達2Gbps完整功能的HBM3控制器及實體層,採用創意推出的GLink 2.5D介面,可在CoWoS上擴充組合多個系統單晶片(SoC)及HBM3記憶體。創意CoWoS中介層和封裝設計符合嚴格的112G-LR SerDes規範,正在申請專利的中介層佈線支援任何角度的鋸齒形佈線,並可將HBM3矽智財拆分至兩個SoC上使用。

創意同時發表GLink 3D的晶粒堆疊晶粒(DoD)介面矽智財,採台積電5奈米及6奈米製程,並支援台積電3DFabric先進封裝技術,適用AI及HPC處理器應用。創意GLink 3D能實現可擴充的SRAM和模組化運算應用,包括處理器、SRAM、I/O晶粒可分別在效率最高的製程節點中導入,只要堆疊組裝不同的晶粒組合即可滿足不同市場區隔需求。

創意技術長Igor Elkanovich表示,3D晶粒堆疊技術將徹底革新AI及HPC、高速網路等處理器設計方式。台積電3DFabric和創意GLink 3D聯手為新一代的處理器奠定了基礎,當每個元件都能使用效率最高的製程節點製造時,就能同時實現可彈性擴充的超強處理能力及大容量、高頻寬、低延遲的記憶體。(新聞來源:工商時報─記者涂志豪/台北報導)